仅对英特尔可见 — GUID: mwh1410383550232
Ixiasoft
2.1.5.1. 时序报告命令
2.1.5.2. Fmax汇总报告(Fmax Summary Report)
2.1.5.3. Report Timing命令
2.1.5.4. 报告逻辑电平深度
2.1.5.5. 报告相邻路径(Report Neighbor Paths)
2.1.5.6. Report CDC Viewer命令
2.1.5.7. Report Custom CDC Viewer命令
2.1.5.8. 报告时间借用数据
2.1.5.9. 将约束与时序报告相关联
2.1.5.10. 从Timing Analyzer运行Design Assistant
2.1.5.11. 在其他工具中定位时序路径
2.2.1. 建议的初始SDC约束
2.2.2. SDC文件优先级
2.2.3. 迭代约束修改(Iterative Constraint Modification)
2.2.4. 使用实体绑定的SDC文件(Using Entity-bound SDC Files)
2.2.5. 创建时钟和时钟约束
2.2.6. 创建I/O约束
2.2.7. 创建延迟和偏移约束(Creating Delay and Skew Constraints)
2.2.8. 创建时序异常(Creating Timing Exceptions)
2.2.9. 使用Fitter过约束(Using Fitter Overconstraints)
2.2.10. 示例电路和SDC文件
仅对英特尔可见 — GUID: mwh1410383550232
Ixiasoft
1.1.1.3. 数据和时钟到达时间
Timing Analyzer识别路径类型后,Timing Analyzer能够报告寄存器管脚上的数据和时钟到达时间。
Timing Analyzer通过将启动沿时间加入到从时钟源到源寄存器的时钟管脚的延迟,源寄存器的微时钟到输出延迟(µtCO),从源寄存器的数据输出(Q)到目的寄存器的数据输出(D)的延迟来计算数据到达时间。
Timing Analyzer通过将锁存沿时间加上目的寄存器的时钟端口与时钟管脚之间的延迟总和(包括时钟端口缓冲延迟),然后减去目的寄存器的微设置时间( µtSU)(其中µtSU是FPGA中内部寄存器的固有设置时间)来计算数据所需时间。
图 4. 数据到达和数据所需时间
数据到达和数据所需时间的基本计算,包括启动沿和锁存沿。
图 5. 数据到达和数据所需时间公式