Intel® Quartus® Prime Pro Edition用户指南: Timing Analyzer

ID 683243
日期 4/13/2020
Public

本文档可提供新的版本。客户应 单击此处 前往查看最新版本。

文档目录

2.2.6. 创建I/O约束

在外部源与设计内部的寄存器进行交互的设计中,Timing Analyzer检查设计的建立和保持关系。 Timing Analyzer支持使用set_input_delayset_output_delay命令进行输入和输出外部延迟建模。您可以指定时钟以及相对于时钟的最小和最大到达时间。

在完整分析设计之前,请指定内部和外部时序要求。根据指定的外部时序要求,Timing Analyzer可根据任何系统规范对I/O接口或器件的外设进行验证。