Intel® MAX® 10 FPGA器件系列管脚连接指南

ID 683232
日期 6/30/2020
Public

Intel® MAX® 10 (单电源) FPGA

注: Intel® 建议您创建一个 Intel® Quartus® Prime设计,输入器件I/O约束并编译设计。 Intel® Quartus® Prime软件将会根据I/O约束和布局规则检查管脚连接。这些规则因不同器件而异,这取决于器件密度、封装、I/O约束、电压分配以及其他未在本文档或器件手册中充分说明的因素。
表 7.   Intel® MAX® 10 (单电源) FPGA
管脚名称 管脚功能 管脚描述 连接指南
VCC_ONE 电源

通过一个片上稳压器,用于内核和外设的电源管脚。

电压从内部调节至1.2V,以对内核和外设供电。

VCC_ONE电源管脚仅支持E144,M153,U169和U324封装类型。

将所有的VCC_ONE管脚连接到3.0-或者3.3-V电源。使用板级上的同一电源连接VCC_ONE和VCCA (带滤波器)。

VCCIO[#] 电源

用于bank 1到bank 8的I/O电源电压管脚。每个bank支持不同的电压电平。

VCCIO管脚对所有I/O标准的bank 1到bank 8的输入和输出缓冲器提供电源。

VCCIO管脚对JTAG和配置管脚上电。

根据分配给每个I/O bank的I/O标准,将这些管脚连接到1.0-,1.2-,1.35-,1.5-,1.8-,2.5-,3.0-或者3.3-V电源。

注: 在I/O bank 1B和8上不支持1.0-V VCCIO。对于单电源器件选项,1.0-V VCCIO仅在以下器件上受支持:10M02SCU324C8G,10M04SCU324C8G, 10M08SCU324C8G, 10M16SCU324C8G, 10M16SCU169C8G, 10M16SAU169C8G。

如果将其他 Intel® MAX® 10器件移植到10M02器件,那么VCCIO1A和VCCIO1B管脚短接到10M02器件的VCCIO1管脚。

如果不使能ADC功能,那么可以将VCCIO1A和VCCIO1B管脚连接到不同的电压电平,前提是不使用VREF管脚。如果使用了VREF管脚,那么必须将VCCIO1A和VCCIO1B管脚连接到相同的电压电平。

如果使能ADC功能,那么根据所使用的VCC_ONE管脚将VCCIO1A和VCCIO1B连接到3.0-或者3.3-V。

VCCIO1A和VCCIO1B管脚之间的电源共享需要滤波来隔离噪声。滤波器应位于VCCIO1A管脚附近。如果VCCIO1A和VCCIO1B共享同一电源,那么仅10M02器件不需要滤波。使能ADC功能后,需要过滤器。

如果将10M08或者10M16器件移植到10M02器件(ADC使能),那么将10M02器件中的滤波器替换成0-Ω电阻。

关于每个 Intel® MAX® 10器件的可用VCCIO管脚的详细信息,请参考相应的器件管脚配置(pinout)文件。请参见注释4。

这些管脚的去耦取决于指定电路板的设计去耦需求。

VCCA[1..6] 电源 用于PLL和ADC模块的电源管脚。

将这些管脚连接到3.0-或者3.3-V电源,即便不使用PLL和ADC。必须同时对这些管脚上电和断电。将所有VCCA管脚连接在一起。

应该隔离FPGA的VCCA电源,以提高抖动性能。请参见注释5和6。

VCCA[1..4]可用于M153,U169和U324封装,而VCCA[1..6]可用于E144封装。

关于UFM和CFM断电要求的详细信息,请参考 Intel® MAX® 10用户闪存用户指南