Intel® MAX® 10 FPGA器件系列管脚连接指南

下载 PDF
ID 683232
日期 6/30/2020
Public
文档目录
文档目录 x
Intel® MAX® 10 FPGA器件系列管脚连接指南
Intel® MAX® 10 FPGA器件系列管脚连接指南 x
Intel® MAX® 10 FPGA管脚连接指南 Intel® MAX® 10 FPGA器件的电源共享指南 Intel® MAX® 10 FPGA器件系列管脚连接指南的文件修订历史
Intel® MAX® 10 FPGA管脚连接指南 x
时钟和PLL管脚 配置/JTAG管脚 差分I/O管脚 外部存储器接口管脚 参考管脚 模拟输入管脚 Intel® MAX® 10 (单电源) FPGA Intel® MAX® 10 (双电源) FPGA Intel® MAX® 10 FPGA管脚连接指南的注释
Intel® MAX® 10 FPGA器件的电源共享指南 x
示例1— Intel® MAX® 10 (双电源) FPGA 示例2— Intel® MAX® 10 (双电源) FPGA 示例3— Intel® MAX® 10 (双电源) FPGA 示例4— Intel® MAX® 10 (单电源) FPGA 示例5— Intel® MAX® 10 (单电源) FPGA 示例6— Intel® MAX® 10 (单电源) FPGA
Intel® MAX® 10 FPGA器件系列管脚连接指南

模拟输入管脚

注： Intel® 建议您创建一个 Intel® Quartus® Prime设计，输入器件I/O约束并编译设计。 Intel® Quartus® Prime软件将会根据I/O约束和布局规则检查管脚连接。这些规则因不同器件而异，这取决于器件密度、封装、I/O约束、电压分配以及其他未在本文档或器件手册中充分说明的因素。
表 6.  模拟输入管脚
管脚名称 管脚功能 管脚描述 连接指南
ADC[1..2]IN[1..16] I/O，输入

这些多用途管脚支持单端模拟输入，或者bank不同时支持模拟和数字信号。当不用作模拟输入管脚时，这些管脚可用作任何其他数字I/O管脚。

ADCIN[8]和ADCIN[16]管脚支持预分频器(prescalar)特性。

对于10M08和10M16器件，ADC1IN[1..8]管脚用于单电源供电器件，ADC1IN[1..16]管脚用于双电源供电器件。

对于10M25和10M50器件，ADC1IN[1..8]和ADC2IN[1..8]管脚用于单电源供电器件以及双电源供电器件。

如果数字I/O管脚中的任意一个被配置成模拟输入管脚，那么所有这些数字I/O管脚都将为三态(tri-stated)。对于未使用的ADCIN管脚，Intel建议将它们连接到GND。

模拟输入信号和I/O走线之间没有并行布线。模数信号的串扰要求为-100 dB到2 GHz。将模拟输入信号布线到REFGND附近。

包括封装，走线和驱动器寄生值在内的总RC值应小于42.4 ns。这是为了确保在采样阶段输入信号完全稳定。

每个模拟输入管脚都需要低通滤波器。滤波器接地基准为REFGND。

关于电路板设计指南的详细信息，请参考 Intel® MAX® 10 Analog to Digital Converter User Guide。

ADC_VREF 输入 模数转换器(ADC)电压参考输入。

将ADC_VREF管脚连接至外部精确电压参考源。如果不使用外部参考，那么此管脚为无连接(NC)。

模拟输入信号和I/O走线之间没有并行布线。模数信号的串扰要求为-100 dB到2 GHz。

关于详细信息，请参考 Intel® MAX® 10 Analog to Digital Converter User Guide的Guidelines: Board Design for ADC Reference Voltage Pin部分。

ANAIN[1] 输入 这是ADC1的专用单端模拟输入管脚。

如果未使用此管脚，那么Intel建议将此管脚连接到GND。

模拟输入信号和I/O走线之间没有并行布线。模数信号的串扰要求为-100 dB到2 GHz。将模拟输入信号布线到REFGND附近。

包括封装，走线和驱动器寄生值在内的总RC值应小于42.4 ns。这是为了确保在采样阶段输入信号完全稳定。

每个模拟输入管脚都需要低通滤波器。滤波器接地基准为REFGND。

关于电路板设计指南的详细信息，请参考 Intel® MAX® 10 Analog to Digital Converter User Guide。

ANAIN[2] 输入

这是ADC2的专用单端模拟输入管脚。

此管脚并不是在每种器件密度和封装组合中都可用。有关详细信息，请参考特定的器件管脚配置(pinout)文件。

如果未使用此管脚，那么Intel建议将此管脚连接到GND。模拟输入信号和I/O走线之间没有并行布线。模数信号的串扰要求为-100 dB到2 GHz。RC滤波器接地参考为REFGND。

包括封装，走线和驱动器寄生值在内的总RC值应小于42.4 ns。这是为了确保在采样阶段输入信号完全稳定。

每个模拟输入管脚都需要低通滤波器。滤波器接地基准为REFGND。

关于详细信息，请参考 Intel® MAX® 10 Analog to Digital Converter User Guide。

REFGND 输入 此管脚是模拟管脚的ADC接地参考管脚。

Intel建议您使用一个隔离铁氧体磁珠将REFGND连接到GND管脚，以获得最佳ADC性能。

如果未使用ADC，那么将此管脚直接连接到GND。
二级标题