双倍数据速率I/O (ALTDDIO_IN、ALTDDIO_OUT和ALTDDIO_BIDIR) IP内核用户指南

下载 PDF
ID 683148
日期 1/23/2015
Public
文档目录
文档目录 x
1. 双倍数据速率I/O (ALTDDIO_IN、ALTDDIO_OUT和ALTDDIO_BIDIR) IP内核用户指南
1. 双倍数据速率I/O (ALTDDIO_IN、ALTDDIO_OUT和ALTDDIO_BIDIR) IP内核用户指南 x
1.1. ALTDDIO特性 1.2. ALTDDIO常见应用 1.3. ALTDDIO资源利用率​​和性能 1.4. ALTDDIO参数设置 1.5. ALTDDIO功能说明 1.6. 设计实例2：8比特DDR分频器使用ALTDDIO_BIDIR 1.7. ALTDDIO_IN IP内核信号 1.8. ALTDDIO_OUT IP内核信号 1.9. ALTDDIO_BIDIR IP内核信号 1.10. Verilog HDL原型 1.11. VHDL组件声明 1.12. VHDL LIBRARY-USE声明 1.13. 文档修订历史
1.2. ALTDDIO常见应用 x
1.2.1. DDR SDRAM、DDR2 SDRAM和RLDRAM II存储器 1.2.2. QDR SRAM和QDRII SRAM存储器接口 1.2.3. 高速接口体系结构
1.5. ALTDDIO功能说明 x
1.5.1. DDR器件配置 1.5.2. DDR I/O时序
1.5.1. DDR器件配置 x
1.5.1.1. 输入配置 1.5.1.2. 输出配置 1.5.1.3. 双向配置
1.6. 设计实例2：8比特DDR分频器使用ALTDDIO_BIDIR x
1.6.1. 使用ALTDDIO_BIDIR生成一个分频器 1.6.2. 创建一个分频器 1.6.3. 实现分频器设计 1.6.4. 功能结果 — 在ModelSim-Altera软件中对分频器设计进行仿真
1.6.1. 使用ALTDDIO_BIDIR生成一个分频器 x
1.6.1.1. 创建ALTDDIO_BIDIR模块 1.6.1.2. 创建LPM_DIVIDE模块
1. 双倍数据速率I/O (ALTDDIO_IN、ALTDDIO_OUT和ALTDDIO_BIDIR) IP内核用户指南

1.2.3. 高速接口体系结构

高速接口体系结构使用各种不同的标准，例如：LVDS、LVPECL、PCML或HyperTransport技术传输数据。

这些标准经常使用DDR数据。Stratix系列器件使用专用差分I/O SERDES模块或者旁路SERDES，并使用SERDES旁路模式中的DDR I/O电路实现高速标准。DDR IP内核、PLL和相移寄存器都用于SERDES功能。

相关信息
二级标题