双倍数据速率I/O (ALTDDIO_IN、ALTDDIO_OUT和ALTDDIO_BIDIR) IP内核用户指南

ID 683148
日期 1/23/2015
Public

1. 双倍数据速率I/O (ALTDDIO_IN、ALTDDIO_OUT和ALTDDIO_BIDIR) IP内核用户指南

所作的更新针对于:
本翻译版本仅供参考,如果本翻译版本与其英文版本存在差异,则以英文版本为准。某些翻译版本尚未更新对应到最新的英文版本,请参考本翻译版本仅供参考,如果本翻译版本与其英文版本存在差异,则以英文版本为准。某些翻译版本尚未更新对应到最新的英文版本,请参考英文版本以获取最新信息。
Altera®® DDR I/O宏功能IP内核在APEX II、Arria®®系列、Cyclone®®系列、HardCopy®®系列和Stratix®®系列器件中配置DDR I/O寄存器。

可通过这些IP内核在逻辑单元(LE)中实现DDR寄存器。在Arria GX、Stratix系列、HardCopy II、HardCopy Stratix和APEX II器件中,均在I/O单元(IOE)中实现DDR寄存器。在Cyclone系列器件中,IP内核自动在离管脚最近的LE中实现DDR寄存器。ALTDDIO_IN IP内核实现DDR输入的接口。ALTDDIO_OUT IP内核实现DDR输出的接口。ALTDDIO_BIDIR IP内核实现双向DDR输入和输出的接口。

本页面上的信息是否对您有用?

剩余字符数:

反馈消息