仅对英特尔可见 — GUID: eis1415169153557
Ixiasoft
1.1. ALTDDIO特性
ALTDDIO IP内核实现一个DDR接口,并提供了下面额外的特性:
- ALTDDIO_IN IP内核在参考时钟的上升和下降沿接收数据
- ALTDDIO_OUT IP内核在参考时钟的上升和下降沿发送数据
- ALTDDIO_BIDIR IP内核在参考时钟的上升和下降沿发送和接收数据
- Asynchronous clear and asynchronous set input选项适用
- Synchronous clear and synchronous set input选项适用于Arrix GX和Stratix系列器件。
- inclock信号采样DDR输入
- outclock信号寄存数据输出
- 时钟使能信号
- ALTDDIO_BIDIR IP内核的双向端口
- ALTDDIO_OUT和ALTDDIO_BIDIR IP内核的输出使能输入