仅对英特尔可见 — GUID: bhc1410937367848
Ixiasoft
5.2. 收发器
收发器块由两个组件组成:
- PHY管理核适配器
- 硬收发器
注: 收发器块仅可用于Arria V,Cyclone V和Stratix V器件。对于Arria 10器件,必须单独生成收发器和TX PLL。
硬收发器使用如下器件的Altera Native PHY IP核:
- Arria V GX(altera_xcvr_native_av_hw.tcl)
- Arria V GZ(altera_xcvr_native_avgz_hw.tcl)
- Stratix V(altera_xcvr_native_sv_hw.tcl)
- Cyclone V(altera_xcvr_native_cv_hw.tcl)
SDI II IP核使用与每个器件相关的Tcl文件例化PHY IP核。
下图说明SDI II IP核(双工)数据路径中的Native PHY IP核设置。
图 17. 双工模式下Altera Native PHY IP核设置Altera Native PHY IP核中不包含嵌入式复位控制器和Avalon®存储器映射(Avalon-MM)接口。该PHY IP核直接按端口显示信号。要实现新IP核的复位功能性,需要收发器复位控制器处理全部收发器复位排序。收发器复位控制器控制嵌入式复位控制器并管理其他控制选项,如自动或手动恢复模式。
相关信息