仅对英特尔可见 — GUID： bhc1410937230685
Ixiasoft
8.3. 仿真SDI II IP核设计
设计生成后，仿真测试台目录中的文件已可用于仿真您的设计。
SDI II IP核支持下表中罗列的EDA仿真程序。
| 仿真程序 |
支持的平台 |
支持的语言 |
|---|---|---|
| ModelSim* |
Windows*/Linux* |
VHDL和Verilog HDL |
| ModelSim* - Intel FPGA Edition |
Windows/Linux |
Verilog HDL |
| VCS/VCS MX |
Windows/Linux |
Verilog HDL |
| Aldec Riviera-PRO |
Linux |
Verilog HDL |
使用 ModelSim* 或 ModelSim* - Intel FPGA Edition仿真程序仿真设计时，请按照如下这些步骤：
- 开启仿真程序。
- 在File菜单上，点击Change Directory >选择 <simulation folder>/<preferred HDL>/mentor。
- 运行提供的run_sim.tcl脚本。该文件编译设计并自动运行仿真。完成后会提供通过/失败指示。
要使用VCS/VCS MX仿真程序仿真设计（Linux中），请按照如下步骤：
- 开启VCS/VCS MX仿真程序。
- 在File菜单上，点击Change Directory > Select <simulation folder>/<preferred HDL>/synopsys。
- 运行提供的run_vcs.sh（VCS中）或run_vcsmx.sh（VCSMX）脚本。该文件编辑设计并自动运行仿真。完成后会提供通过/失败指示。
使用Aldec Riviera-PRO仿真程序仿真设计，请按照如下步骤：
- 开启Aldec Riviera-PRO仿真程序。
- 在File菜单上，点击Change Directory >选择 <simulation folder>/<preferred HDL>/aldec。
- 运行提供的run_riviera.tcl脚本。该文件编译设计并自动运行仿真。会提供完成通过/失败指示。