SDI II IP核用户指南

下载 PDF
ID 683133
日期 5/08/2017
Public
文档目录
文档目录 x
1. SDI II IP核快速参考 2. SDI II IP核概述 3. SDI II IP核启用 4. SDI II IP核参数 5. SDI II IP核功能性说明 6. SDI II IP核信号 7. SDI II IP核设计考量 8. Arria V，Cyclone V和Stratix V器件的设计实例 A. SDI II IP核用户指南档案 B. SDI II IP核用户指南修订历史
2. SDI II IP核概述 x
2.1. 一般性说明 2.2. 性能和资源利用率
3. SDI II IP核启用 x
3.1. 安装和许可 3.2. 设计演练（Walkthrough） 3.3. SDI II IP核组件文件 3.4. 编译SDI II IP核设计 3.5. 编程FPGA
3.2. 设计演练（Walkthrough） x
3.2.1. 创建一个新的 Quartus® Prime工程 3.2.2. 启动IP Catalog 3.2.3. 参数化IP内核 3.2.4. 生成设计实例和仿真测试台
5. SDI II IP核功能性说明 x
5.1. 协议 5.2. 收发器 5.3. 子模块 5.4. 可选特性
5.1. 协议 x
5.1.1. 发送器 5.1.2. 接收器
5.3. 子模块 x
5.3.1. 插入行 5.3.2. 插入/检查CRC 5.3.3. 插入载荷ID 5.3.4. 匹配TRS 5.3.5. 扰频器 5.3.6. TX采样 5.3.7. 时钟使能生成器 5.3.8. RX采样 5.3.9. 检测视频标准 5.3.10. 检测1和1/1.001速率 5.3.11. 收发器控制器 5.3.12. 解扰器 5.3.13. TRS对齐器 5.3.14. 3Gb Demux 5.3.15. 抽取行 5.3.16. 抽取载荷ID 5.3.17. 检测格式 5.3.18. 同步流 5.3.19. 转换SD位 5.3.20. 插入同步位 5.3.21. 移除同步位
5.4. 可选特性 x
5.4.1. HD-SDI双链路到3G-SDI（Level B）转换 5.4.2. 3G-SDI（Level B）到HD-SDI双链路转换 5.4.3. SMPTE RP168切换支持 5.4.4. 双/三标准SD 20-Bit接口 5.4.5. Arria V，Cyclone V和Stratix V器件的动态TX时钟切换
6. SDI II IP核信号 x
6.1. SDI II核复位和时钟 6.2. 发送器协议信号 6.3. 接收器协议信号 6.4. 收发器信号
6.2. 发送器协议信号 x
6.2.1. 映像映射
6.3. 接收器协议信号 x
6.3.1. rx_format
7. SDI II IP核设计考量 x
7.1. 收发器操作指南 7.2. 时序违规
7.1. 收发器操作指南 x
7.1.1. Arria V，Cyclone V和Stratix V器件中收发器操作。 7.1.2. Arria 10器件中收发器操作
7.1.1. Arria V，Cyclone V和Stratix V器件中收发器操作。 x
7.1.1.1. 修改收发器重配置控制器 7.1.1.2. 修改重配置管理 7.1.1.3. 修改重配置
7.1.2. Arria 10器件中收发器操作 x
7.1.2.1. 合并同一通道中的Simplex模式收发器 7.1.2.2. 三标准和多标准下使用生成的Arria 10重配置管理 7.1.2.3. 确保独立RX和TX操作在相同通道中进行 7.1.2.4. Fitter阶段的潜在布线性问题
8. Arria V，Cyclone V和Stratix V器件的设计实例 x
8.1. 设计实例组件 8.2. 设计参考 8.3. 仿真SDI II IP核设计
8.1. 设计实例组件 x
8.1.1. 视频码型生成器 8.1.2. 收发器重配置控制器 8.1.3. 重配置管理 8.1.4. 重配置路由器 8.1.5. Avalon-MM Translators
8.2. 设计参考 x
8.2.1. 视频码型生成器信号 8.2.2. 收发器重配置控制器信号 8.2.3. 重配置管理参数 8.2.4. 重配置路由器信号
8.3. 仿真SDI II IP核设计 x
8.3.1. 仿真运行时间
1. SDI II IP核快速参考
2. SDI II IP核概述
3. SDI II IP核启用
4. SDI II IP核参数
5. SDI II IP核功能性说明
6. SDI II IP核信号
7. SDI II IP核设计考量
8. Arria V，Cyclone V和Stratix V器件的设计实例
A. SDI II IP核用户指南档案
B. SDI II IP核用户指南修订历史

6.3.1. rx_format

该格式仅代表视频传输格式；而不是图像格式。 例如，当核通过HD-SDI双链路传输1080p50视频，此视频传输格式为1080i50。
表 17.  视频格式值
编码值 SMPTE标准 每帧的有效行数 传输格式 帧速率
0000 SMPTE ST 259 486 I 29.97
0001 SMPTE ST 259 576 I 25
0100 SMPTE ST 274 1080 I 30/29.97/60/59.942
0101 SMPTE ST 274 1080 I 25/503
0110 SMPTE ST 274 1080 P 24/23.98
0111 SMPTE ST 296 720 P 60/59.94
1000 SMPTE ST 296 720 P 50
1001 SMPTE ST 296 720 P 30/29.97
1010 SMPTE ST 296 720 P 25
1011 SMPTE ST 296 720 P 24/23.98
1100 SMPTE ST 274 1080 P 30/29.97/60/59.94
1101 SMPTE ST 274 1080 P 25/50
1110 SMPTE ST 274 1080 I 24
1111 无法检测格式，恢复到默认值
Others 保留

要区分1和1/1.001速率的视频格式，请参考rx_clkout_is_ntsc_paln输出信号。例如，如果rx_format = 0100，rx_clkout_is_ntsc_paln = 1，则所接收视频的格式为1080i59.94。否则，就是1080i60。

要区分HD-SDI和3G-SDI接口间的视频格式，也可参考rx_std输出信号。例如，如果rx_format = 1100且rx_clkout_is_ntsc_paln = 0，rx_std = 01，则所接收的视频格式为1080p30。如果rx_std = 11或10，则所接收视频格式为1080p60。
注： Intel建议参考Payload ID来获得最准确的视频格式详情。
对于6G-SDI或12G-SDI接口，每个20位接口报告其检测到的格式。例如，在接收到12G-SDI中的2160p60时，四个20位接口的rx_format都报告1100（1080p60），与此同时仅较低两个接口报告6G-SDI中的有效rx_format。
表 18.  6G-SDI和12G-SDI接口的16-bit rx_format实例
SDI接口 rx_format
[15:11] [11:8] [7:4] [3:0]
12G-SDI 1100 1100 1100 1100
6G-SDI 无效 无效 1100 1100
2 帧速率60和59.94表示在接收到1080p60/59.94格式时用于3G Level B/HD Dual Link。
3 帧速率50表示当接收1080p50格式时用于3G Level B/HD Dual Link。
二级标题