仅对英特尔可见 — GUID: bhc1410937395452
Ixiasoft
5.3.7. 时钟使能生成器
时钟使能生成器是一个生成时钟使能信号的简单逻辑。
时钟使能信号作为传入视频数据信号tx_datain的数据有效信号tx_datain_valid使用。视频数据信号基于传入视频标准信号,tx_std。发送并行时钟,tx_pclk可以是148.5 MHz或148.35 MHz的单频率。
时钟生成器在以下情况中生成时钟信号:
- 如果tx_datain 信号为SD — tx_pclk域的每第5和第11时钟周期生成一个tx_datain_valid脉冲。
- 如果tx_datain信号为HD — 间隔一个tx_pclk域的时钟周期生成一个tx_datain_valid脉冲。
- 如果tx_datain既不是SD也不是HD — tx_datain_valid脉冲保持3G,6G或12G高电平。
图 19. 三标准发送时钟方案
下图说明每个视频标准中tx_datain_valid脉冲的行为。