仅对英特尔可见 — GUID： sss1397612818930
Ixiasoft
1. MAX® 10 FPGA器件体系结构
| 所作的更新针对于: |
|---|
| 本翻译版本仅供参考，如果本翻译版本与其英文版本存在差异，则以英文版本为准。某些翻译版本尚未更新对应到最新的英文版本，请参考本翻译版本仅供参考，如果本翻译版本与其英文版本存在差异，则以英文版本为准。某些翻译版本尚未更新对应到最新的英文版本，请参考英文版本以获取最新信息。 |
MAX® 10器件的组成如下：
- 逻辑阵列模块（LAB）
- 模数转换器（ADC）
- 用户闪存（UFM）
- 嵌入式乘法器模块
- 嵌入式存储模块（M9K）
- 时钟和锁相环（PLL）
- 通用I/O
- 高速LVDS I/O
- 外部存储器接口
- 配置闪存（CFM）
图 1. MAX® 10器件的典型器件平面规划
- 各个 MAX® 10器件中每种模块的数量和位置各不相同。
- 某些 MAX® 10器件可能不包含指定的模块。