Intel® Stratix® 10收发器的使用

ID 683086
日期 11/06/2017
Public
文档目录

3.2.1. PIPE的通道布局

对于L-Tile ES1和L-Tile Production (仅PIPE),运行速率高于6.5 Gbps的任何收发器通道与有效的PCI Express接口共享一个tile,该接口具有Gen2或Gen3的功能,并配置超过2个通道(Gen2/3 x4, x8, x16),在PCI Expres速率变化期间(PCIe链路调训上电或断开,例如:链路断开并开始链路调训)可能会观察到瞬间位错误(BER)。与有效的PCI Express接口共享一个tile收发器通道仅Gen1不会受到影响。

这适用于L-Tile ES1和L-Tile Production (仅PIPE)。

有关PIPE通道布局的详细信息,请参考" Intel® Stratix® 10收发器PHY用户指南"中的"如何布局PIPE配置的通道"。