Intel® Quartus® Prime Standard Edition用户指南: Timing Analyzer

ID 683068
日期 9/24/2018
Public
文档目录

2.2.5. 第5步:分析时序分析结果

分析期间,Timing Analyzer检验设计中的时序路径,计算每条路径上传播延迟,检查时序约束违规,并将时序结果报告为positive slack或者negative slack。positive slack表示设计符合约束条件。

Timing Analyzer提供非常精细的报告和分析功能,识别并纠正时序路径中的违规。生成时序报告以查看如何最佳地优化设计中的关键路径。如果修改,删除或添加约束,那么要重新运行时序分析。此迭代过程有助于解决设计中的时序违规问题。

图 37. Timing Analyzer用红色显示故障路径

指示时序性能失败的报告以红色文本显示,通过的报告以黑色文本显示。金黄色问号图标表示生成后由于SDC变更而过时的报告。重新生成这些报告以显示最新数据。

以下部分描述了如何生成各种用于分析的时序报告。