Intel® Quartus® Prime Standard Edition用户指南: Timing Analyzer

ID 683068
日期 9/24/2018
Public
文档目录

2.3.5.2. 输出约束(set_output_delay)

输出约束对设计中的所有输出端口指定器件的所有外部延迟。
set_output_delay -clock { clock } -clock_fall -rise -max 2 foo

使用Set Output Delay (set_output_delay)约束指定外部输出延迟要求。指定 Clock name (-clock)以引用虚拟或实际时钟。指定时钟时,时钟定义输出端口的锁存时钟。Timing Analyzer自动确定启动输出数据的器件内部的启动时钟,因为器件中的所有时钟都已定义。下图是引用虚拟时钟的输出延迟的示例。

图 54. 输出延迟图
图 55. 输出延迟计算