MAX 10时钟和PLL用户指南

ID 683047
日期 2/21/2017
Public
文档目录

1.3. PLL概述

锁相环(PLL)对器件时钟管理、外部系统时钟管理以及高速I/O接口提供了可靠的时钟管理与综合。

PLL可用作:

  • 零延迟缓冲器
  • 抖动衰减器
  • 低偏移扇出缓冲器
  • 频率合成器
  • 减少电路板上所需要的振荡器数量
  • 通过综合单一参考时钟源的多个时钟频率,减少器件中使用的时钟管脚
  • 片上时钟偏斜去除
  • 动态相移
  • 计数器重配置
  • 带宽重配置
  • 可编程输出占空比
  • PLL级联
  • 参考时钟切换
  • 驱动模拟到数字转换器(ADC)时钟