用于 PCI Express* 的 Intel® FPGA P-tile Avalon® Streaming IP设计实例用户指南

下载 PDF
ID 683038
日期 3/28/2022
Public
文档目录
文档目录 x
1. 有关P-tile Avalon® 流 Intel® FPGA IP用于PCI Express的设计实例 2. 快速入门指南 3. 用于 PCI Express* 的P-tile Avalon® 流IP设计实例用户指南存档 4. 用于 PCIe* 的 Intel® P-Tile Avalon® Streaming Hard IP设计实例用户指南修订历史
1. 有关P-tile Avalon® 流 Intel® FPGA IP用于PCI Express的设计实例 x
1.1. 概述 1.2. Programmed Input/Output (PIO)设计实例功能描述 1.3. 单根I/O虚拟化(SR-IOV) 设计实例功能描述 1.4. 性能设计实例的功能描述 1.5. 硬件和软件要求
2. 快速入门指南 x
2.1. 目录结构 2.2. 生成设计实例 2.3. 仿真设计实例 2.4. 编译设计实例 2.5. 安装Linux Kernel Driver 2.6. 运行设计实例
2.3. 仿真设计实例 x
2.3.1. 测试台（Testbench）
2.3.1. 测试台（Testbench） x
2.3.1.1. 测试驱动器模块(Test Driver Module) 2.3.1.2. PIO设计实例仿真测试台 2.3.1.3. SR-IOV设计实例仿真测试台 2.3.1.4. 性能设计实例测试台
2.6. 运行设计实例 x
2.6.1. 运行PIO设计实例 2.6.2. 运行SR-IOV设计实例 2.6.3. 运行性能设计实例
1. 有关P-tile Avalon® 流 Intel® FPGA IP用于PCI Express的设计实例
2. 快速入门指南
3. 用于 PCI Express* 的P-tile Avalon® 流IP设计实例用户指南存档
4. 用于 PCIe* 的 Intel® P-Tile Avalon® Streaming Hard IP设计实例用户指南修订历史

2.3.1.3. SR-IOV设计实例仿真测试台

下图显示为SR-IOV设计实例仿真设计层次。对SR-IOV设计实例的测试由名为sriov_test的任务执行，该任务在altpcietb_bfm_cfbp.sv中定义。

图 21. SR-IOV设计实例仿真设计层次

SR-IOV测试台支持最多两个Physical Functions (PFs)和每PF 32个 Virtual Functions (VFs)。

测试台从链路训练开始，然后访问IP的配置空间进行枚举。此后执行以下步骤：
  1. 向PF发送一个存储器写请求，然后在发送一个存储器读请求来读回相同的数据以进行比较。如果读数据与写数据相匹配，则为Pass。该测试由名为my_test（在altpcietb_bfm_cfbp.v中定义）的任务执行。该测试对每个PF重复两次。
  2. 向VF发送一个存储器写请求，然后发送一个存储器读请求来读回相同数据以进行比较。如果读数据与写数据相匹配，则为Pass。该测试由名为cfbp_target_test（在altpcietb_bfm_cfbp.v中定义）的任务执行。对每个VF重复该测试。

首个存储器写任务发生在263 us（超秒）左右。之后，是在P-tile Hard IP for PCIe的PF0 Avalon® -ST RX接口处的存储器读。 Avalon® -ST TX接口处的存储器读请求之后不久Completion TLP就出现。

二级标题