用于 PCI Express* 的 Intel® FPGA P-tile Avalon® Streaming IP设计实例用户指南

下载 PDF
ID 683038
日期 3/28/2022
Public
文档目录
文档目录 x
1. 有关P-tile Avalon® 流 Intel® FPGA IP用于PCI Express的设计实例 2. 快速入门指南 3. 用于 PCI Express* 的P-tile Avalon® 流IP设计实例用户指南存档 4. 用于 PCIe* 的 Intel® P-Tile Avalon® Streaming Hard IP设计实例用户指南修订历史
1. 有关P-tile Avalon® 流 Intel® FPGA IP用于PCI Express的设计实例 x
1.1. 概述 1.2. Programmed Input/Output (PIO)设计实例功能描述 1.3. 单根I/O虚拟化(SR-IOV) 设计实例功能描述 1.4. 性能设计实例的功能描述 1.5. 硬件和软件要求
2. 快速入门指南 x
2.1. 目录结构 2.2. 生成设计实例 2.3. 仿真设计实例 2.4. 编译设计实例 2.5. 安装Linux Kernel Driver 2.6. 运行设计实例
2.3. 仿真设计实例 x
2.3.1. 测试台（Testbench）
2.3.1. 测试台（Testbench） x
2.3.1.1. 测试驱动器模块(Test Driver Module) 2.3.1.2. PIO设计实例仿真测试台 2.3.1.3. SR-IOV设计实例仿真测试台 2.3.1.4. 性能设计实例测试台
2.6. 运行设计实例 x
2.6.1. 运行PIO设计实例 2.6.2. 运行SR-IOV设计实例 2.6.3. 运行性能设计实例
1. 有关P-tile Avalon® 流 Intel® FPGA IP用于PCI Express的设计实例
2. 快速入门指南
3. 用于 PCI Express* 的P-tile Avalon® 流IP设计实例用户指南存档
4. 用于 PCIe* 的 Intel® P-Tile Avalon® Streaming Hard IP设计实例用户指南修订历史

2.3. 仿真设计实例

仿真建立涉及到使用Root Port Bus Functional Model (BFM)来训练P-tile Avalon® Streaming IP for PCIe (DUT)，如下图所示。

图 15. PIO设计实例仿真测试台

有关测试台和其中模块的更多详细信息，请参阅测试台（Testbench）。

以下流程图显示仿真设计实例的步骤：

图 16. 规程
  1. 更改为测试台仿真目录， <project_directory>/pcie_ed_tb/pcie_ed_tb/sim/<EDA_vendor>/simulator。
  2. 运行您选择的仿真器的仿真脚本。请参阅下表。
  3. 分析结果。
注： P-tile不支持并行PIPE仿真。
表 2.  运行仿真的步骤
仿真器 工作目录 指令
Siemens EDA QuestaSim*, Questa Intel® FPGA Edition <example_design>/pcie_ed_tb/pcie_ed_tb/sim/mentor/
  1. 调用vsim（通过键入vsim，打开一个控制台窗口，您可在其中运行如下命令）。
  2. do msim_setup.tcl
    注： 或者，可键入：vsim -c -do msim_setup.tcl，来替代执行步骤1和2。
  3. ld_debug
  4. run -all
  5. 成功的仿真，会以如下信息结束，"Simulation stopped due to successful completion!"
VCS* <example_design>/pcie_ed_tb/pcie_ed_tb/sim/synopsys/vcs
  1. 键入sh vcs_setup.sh USER_DEFINED_COMPILE_OPTIONS="" USER_DEFINED_ELAB_OPTIONS="-xlrm\ uniq_prior_final" USER_DEFINED_SIM_OPTIONS=""
    注： 上述命令是单行命令。
  2. 成功的仿真，会以如下信息结束，"Simulation stopped due to successful completion!"
注：
要在交互模式下运行仿真，请使用如下步骤：（如果您已经在非交互模式下生成了simv可执行文件，请删除simv和simv.diadir）
  1. 打开vcs_setup.sh文件并在VCS命令中添加调试选项：vcs -debug_access+r
  2. 编译设计实例：sh vcs_setup.sh USER_DEFINED_ELAB_OPTIONS="-xlrm\ uniq_prior_final” SKIP_SIM=1
  3. 开始交互模式下的仿真：simv -gui &
Riviera* <example_design>/pcie_ed_tb/pcie_ed_tb/sim/aldec
  1. 通过键入：vsim -c -do rivierapro_setup.tcl调用vsim。
  2. ld_debug
  3. run -all
  4. 成功的仿真，会以如下信息结束，"Simulation stopped due to successful completion!"

如果没有发生错误，则仿真报告为，“Simulation stopped due to successful completion”。


本章节内容
测试台（Testbench）

二级标题