用于 PCI Express* 的 Intel® FPGA P-tile Avalon® Streaming IP设计实例用户指南

下载 PDF
ID 683038
日期 3/28/2022
Public
文档目录
文档目录 x
1. 有关P-tile Avalon® 流 Intel® FPGA IP用于PCI Express的设计实例 2. 快速入门指南 3. 用于 PCI Express* 的P-tile Avalon® 流IP设计实例用户指南存档 4. 用于 PCIe* 的 Intel® P-Tile Avalon® Streaming Hard IP设计实例用户指南修订历史
1. 有关P-tile Avalon® 流 Intel® FPGA IP用于PCI Express的设计实例 x
1.1. 概述 1.2. Programmed Input/Output (PIO)设计实例功能描述 1.3. 单根I/O虚拟化(SR-IOV) 设计实例功能描述 1.4. 性能设计实例的功能描述 1.5. 硬件和软件要求
2. 快速入门指南 x
2.1. 目录结构 2.2. 生成设计实例 2.3. 仿真设计实例 2.4. 编译设计实例 2.5. 安装Linux Kernel Driver 2.6. 运行设计实例
2.3. 仿真设计实例 x
2.3.1. 测试台（Testbench）
2.3.1. 测试台（Testbench） x
2.3.1.1. 测试驱动器模块(Test Driver Module) 2.3.1.2. PIO设计实例仿真测试台 2.3.1.3. SR-IOV设计实例仿真测试台 2.3.1.4. 性能设计实例测试台
2.6. 运行设计实例 x
2.6.1. 运行PIO设计实例 2.6.2. 运行SR-IOV设计实例 2.6.3. 运行性能设计实例
1. 有关P-tile Avalon® 流 Intel® FPGA IP用于PCI Express的设计实例
2. 快速入门指南
3. 用于 PCI Express* 的P-tile Avalon® 流IP设计实例用户指南存档
4. 用于 PCIe* 的 Intel® P-Tile Avalon® Streaming Hard IP设计实例用户指南修订历史

2.6. 运行设计实例

在此是您可在P-Tile Avalon® Streaming IP for PCIe设计实例中运行的测试操作：
表 3.  P-Tile Avalon® Streaming PCIe设计实例支持的测试操作
操作 需要的BAR P-Tile Avalon® Streaming IP for PCIe设计实例是否支持
PIO SR-IOV Performance
0: 链路测试- 100次读和写 0 Yes Yes No
1: 写存储器空间 0 Yes Yes No
2: 读存储器空间 0 Yes Yes No
3: 写配置空间 N/A No No No
4: 读配置空间 N/A No No No
5: 更改BAR N/A Yes Yes No
6: 更改器件 N/A Yes Yes No
7: 使能SR-IOV N/A No Yes No
8: 对属于当前器件的每个已使能虚拟功能进行一次链路测试 N/A No Yes No
9: 运行DMA 0 No No No
10: 运行吞吐量的DMA N/A No No Yes
对于在 Intel® Stratix® 10 DX FPGA Development Kit或者 Intel® Agilex™ F-Series FPGA Development Kit上运行设计实例时的链路稳定性，设置PCIe refclk切换选择从PCIe Edge Connector来的常规refclk。
  • 对于 Intel® Stratix® 10 DX FPGA Development Kit，将SW14设置到OFF位置以选择PCIe Host的常规refclk。
  • 对于 Intel® Agilex™ F-Series FPGA Development Kit，将SW7.1设置到OFF位置，选择PCIe Host的常规refclk。

本章节内容
运行PIO设计实例
运行SR-IOV设计实例
运行性能设计实例

二级标题