用于 PCI Express* 的 Intel® FPGA P-tile Avalon® Streaming IP设计实例用户指南

下载 PDF
ID 683038
日期 3/28/2022
Public
文档目录
文档目录 x
1. 有关P-tile Avalon® 流 Intel® FPGA IP用于PCI Express的设计实例 2. 快速入门指南 3. 用于 PCI Express* 的P-tile Avalon® 流IP设计实例用户指南存档 4. 用于 PCIe* 的 Intel® P-Tile Avalon® Streaming Hard IP设计实例用户指南修订历史
1. 有关P-tile Avalon® 流 Intel® FPGA IP用于PCI Express的设计实例 x
1.1. 概述 1.2. Programmed Input/Output (PIO)设计实例功能描述 1.3. 单根I/O虚拟化(SR-IOV) 设计实例功能描述 1.4. 性能设计实例的功能描述 1.5. 硬件和软件要求
2. 快速入门指南 x
2.1. 目录结构 2.2. 生成设计实例 2.3. 仿真设计实例 2.4. 编译设计实例 2.5. 安装Linux Kernel Driver 2.6. 运行设计实例
2.3. 仿真设计实例 x
2.3.1. 测试台（Testbench）
2.3.1. 测试台（Testbench） x
2.3.1.1. 测试驱动器模块(Test Driver Module) 2.3.1.2. PIO设计实例仿真测试台 2.3.1.3. SR-IOV设计实例仿真测试台 2.3.1.4. 性能设计实例测试台
2.6. 运行设计实例 x
2.6.1. 运行PIO设计实例 2.6.2. 运行SR-IOV设计实例 2.6.3. 运行性能设计实例
1. 有关P-tile Avalon® 流 Intel® FPGA IP用于PCI Express的设计实例
2. 快速入门指南
3. 用于 PCI Express* 的P-tile Avalon® 流IP设计实例用户指南存档
4. 用于 PCIe* 的 Intel® P-Tile Avalon® Streaming Hard IP设计实例用户指南修订历史

2.3.1.4. 性能设计实例测试台

下图显示Performance设计实例仿真设计层次。Performance设计实例的测试以设置为3的apps_type_hwtcl参数定义。在该参数值下运行的测试被定义为ebfm_cfg_rp_ep_rootport，find_mem_bar和perf_ed_dma_write/perf_ed_dma_read。

图 22. 性能设计实例仿真设计层次
测试台从链路训练开始，然后访问IP的配置空间进行枚举。随后由名为perf_ed_dma_write和perf_ed_dma_read （在Root Port PCIe BFM altpcietb_bfm_rp_gen4_x16.sv中定义）的任务执行PCIe链路测试。该测试由以下步骤组成：
  1. 发布存储器写命令建立Performance设计实例的目标存储器写地址。
  2. 发布存储器写命令触发Performance设计实例发送10次128字节长的存储器写。
  3. 发布存储器写命令建立Performance设计实例的目标存储器读地址。
  4. 发布存储器写命令以触发Performance设计实例发送10次128字节长的存储器读。

首个存储器写发生在大约205 us（超秒）。在Avalon-ST RX接口处的存储器请求发出后，从RP BFM来的10次存储器写和10次存储器读完成不久就会出现。

二级标题