用于 PCI Express* 的 Intel® FPGA P-tile Avalon® Streaming IP设计实例用户指南

下载 PDF
ID 683038
日期 3/28/2022
Public
文档目录
文档目录 x
1. 有关P-tile Avalon® 流 Intel® FPGA IP用于PCI Express的设计实例 2. 快速入门指南 3. 用于 PCI Express* 的P-tile Avalon® 流IP设计实例用户指南存档 4. 用于 PCIe* 的 Intel® P-Tile Avalon® Streaming Hard IP设计实例用户指南修订历史
1. 有关P-tile Avalon® 流 Intel® FPGA IP用于PCI Express的设计实例 x
1.1. 概述 1.2. Programmed Input/Output (PIO)设计实例功能描述 1.3. 单根I/O虚拟化(SR-IOV) 设计实例功能描述 1.4. 性能设计实例的功能描述 1.5. 硬件和软件要求
2. 快速入门指南 x
2.1. 目录结构 2.2. 生成设计实例 2.3. 仿真设计实例 2.4. 编译设计实例 2.5. 安装Linux Kernel Driver 2.6. 运行设计实例
2.3. 仿真设计实例 x
2.3.1. 测试台（Testbench）
2.3.1. 测试台（Testbench） x
2.3.1.1. 测试驱动器模块(Test Driver Module) 2.3.1.2. PIO设计实例仿真测试台 2.3.1.3. SR-IOV设计实例仿真测试台 2.3.1.4. 性能设计实例测试台
2.6. 运行设计实例 x
2.6.1. 运行PIO设计实例 2.6.2. 运行SR-IOV设计实例 2.6.3. 运行性能设计实例
1. 有关P-tile Avalon® 流 Intel® FPGA IP用于PCI Express的设计实例
2. 快速入门指南
3. 用于 PCI Express* 的P-tile Avalon® 流IP设计实例用户指南存档
4. 用于 PCIe* 的 Intel® P-Tile Avalon® Streaming Hard IP设计实例用户指南修订历史

1.1. 概述

以下表格展示了P-tile Avalon® Streaming IP for PCI Express支持的设计实例的概述：
表 1.  设计实例概述
设计实例 硬IP模式 仿真 硬件
PIO Gen4 x16 512-bit (350 MHz or above) Endpoint 支持Siemens EDA QuestaSim*, VCS*和Riviera-Pro*仿真器。 支持用于 Intel® Stratix® 10 DX P-Tile ES1/ Production FPGA Development Kit和 Intel® Agilex™ F-Series P-Tile ES0 FPGA Development Kit。
Gen3 x16 512-bit Endpoint
Gen4 x8x8 256-bit (350 MHz或以上) Endpoint
Gen3 x8x8 256-bit Endpoint
SR-IOV Gen4 x16 512-bit (350 MHz或以上) Endpoint 支持Siemens EDA QuestaSim*, VCS*和Riviera-Pro*仿真器。 支持用于 Intel® Stratix® 10 DX P-Tile ES1/ Production FPGA Development Kit和 Intel® Agilex™ F-Series P-Tile ES0 FPGA Development Kit。
Gen3 x16 512-bit Endpoint
Gen4 x8x8 256-bit (350 MHz或以上) Endpoint
Gen3 x8x8 256-bit Endpoint
Performance Gen4 x16 512-bit (500 MHz) Endpoint 仅支持VCS*仿真器。 支持用于 Intel® Stratix® 10 DX P-Tile ES1/ Production FPGA Development Kit和 Intel® Agilex™ F-Series P-Tile ES0 FPGA Development Kit。(*)
注： (*) 从 Intel® Quartus® Prime版本22.1发布中开始支持。对于版本21.4，需要一个 Intel® Quartus® Prime补丁。请参阅Intel KDB了解详细信息。
二级标题