低延迟10G MAC Intel Stratix 10 FPGA IP设计实例用户指南

ID 683026
日期 9/24/2018
Public
文档目录

3.3.3. 复位方案

本设计实例的全局复位信号为异步高电平有效。置位该信号可复位所有通道及其组件。上电后,复位设计实例。

图 13. 10M/100M/1G/2.5G/10G以太网设计实例复位方案