SERDES 成帧器接口级别 5 (SFI-5) 协议

SERDES 成帧器接口级别 5 (SFI-5) 协议是一种针对 40 Gbps 应用的芯片到芯片和芯片到模块协议。该标准支持高达 25% 的前向纠错 (FEC) 代码开销，最大吞吐量为 50 Gbps，并且还可以整合到多个实例中以实现 100 Gbps 的聚合带宽。

该接口可用于连接各种模块 – 光传输网络 (OTN) 模块或 SONET/SDH 成帧器和 FEC 器件；OTN 或 SONET/SDH 成帧器和外部 SERDES；或来自 FEC 器件和外部 SERDES；或来自 FEC 器件和光应答器。图 1 和图 2 显示了 SFI-5 应用的典型示例。

图 1.40 - Gbps SFI - 5 应答器/再生卡

注意：

  1. OC-768 = 线路速率为 39,813.12 Mbps 的光载波
  2. OTN Rx = 光学传输节点接收器
  3. FEC = 前向误码纠错
  4. EFEC = 增强型前向纠错码
  5. O/H = 开销

图 2.40-Gbps SFI-5 Mux 应用

英特尔的 Stratix® V（GX 和 GT）、Stratix® IV（GX 和 GT）和 Stratix II GX FPGA 支持 40 Gbps 成帧器、FEC 和桥接应用中的 SFI-5 接口。Stratix II GX 系列包括已经过硬件测试以验证 SFI-5 支持的器件，并嵌入了多达 20 个高速串行收发器通道，这些通道可以以 SFI-5.1 所需的 2.488-Gbps 至 3.125-Gbps 速率运行。Stratix IV GX FPGA 提供多达 48 个收发器通道，可在 2.488-Gbps 至 3.125-Gbps 范围内运行。Stratix IV GT FPGA 提供多达 24 个收发器通道，可在 SFI-5.2 运行的 9.95 至 11.3 Gbps 范围内运行。为支持 SFI-5.1，串行收发器必须设置为绑定模式。

更多有关 SFI-5 或 40-Gbps 成帧器和 FEC 的信息，请联系您当地的销售代表。

规范

器件、知识产权 (IP) 和开发套件

设计资源