硬核浮点

DSP 浮点

新的数字信号处理 (DSP) 系统使用浮点解决方案来实现高度的数字稳定性和动态范围。雷达、高级无线天线处理和医学成像等应用需要 FPGA 和 SoC 的浮点功能。随着 DSP 应用规模和能力的增长，FPGA 和 SoC 为任何浮点 DSP 实现提供了最高性能的平台。

在 14 nm 技术层面，英特尔® Stratix® 10 FPGA 和 SoC 提供了行业最高的浮点性能，高达每秒 10 万亿次浮点运算 (TFLOPS) 性能。了解有关 Stratix® 10 FPGA 和 SoC DSP 功能的更多信息。

在 20 nm 技术层面，英特尔® Arria® 10 FPGA 和 SoC 提供了行业首批带有硬核浮点运算符的器件，可提供高达每秒 1.5 TFLOPS 的性能。了解有关 Arria® 10 FPGA 和 SoC 精度可调 DSP 模块架构的更多信息。

最新消息：新增对采用最新版 MathWorks R2014b 英特尔® SoC FPGA（及相关浮点实现）的支持

HDL Coder 和 Embedded Coder 新增对采用 MathWorks R2014b 的英特尔® SoC FPGA 系列的支持。熟悉 MathWorks 工具的开发人员可以继续留在这一开发环境，生成针对英特尔® SoC FPGA 的代码，这给他们带来了额外便利。

FPGA 设计人员和处理器程序员现在将共享一种专门针对英特尔® SoC FPGA 简化的通用设计方法。

如欲了解更多信息，请访问 https://www.mathworks.com/hardware-support/altera-soc-ecoder.html。

借助这些白皮书和网络广播，开始了解我们的浮点 DSP 解决方案。

白皮书

了解峰值浮点性能声明

此白皮书计算并比较了数字信号处理器、图形处理单元 (GPU) 和 FPGA 的峰值浮点性能。了解英特尔如何使用行业标准方法可靠地声称 Arria® 10 器件性能高达 1.5 TFLOPS 以及 Stratix® 10 器件性能高达 10 TFLOPS，并将这一声明与其他 FPGA 供应商进行比较。

阅读白皮书 (PDF)

采用硬核浮点在 FPGA 上实现优异的 DSP 设计

想详细了解英特尔硬核浮点实现？本白皮书讨论了从 Arria® 10 器件开始一直到 Stratix® 10 器件的新型架构，它将使 FPGA 具有迄今为止最高的浮点 DSP 算法性能。

阅读白皮书 (PDF)

BDTI 评估了英特尔® FPGA 28 nm 开发板上真实、复杂的 DSP 设计的能效：

  • 复杂的 DSP 设计的功率基准：基于 Cholesky 和 QR 的矩阵分解
  • 浮点工具流程的结果和易用性

阅读白皮书 (PDF)

BDTI 评估了英特尔® FPGA 28 nm 开发板上真实、复杂 DSP 的设计的性能：

  • 复杂的 DSP 设计性能基准：基于 Cholesky 和 QR 的矩阵分解
  • 浮点工具流程的结果和易用性

阅读白皮书 (PDF)

观看预览

显示更多 收起

网络广播

最新：立即观看，点播，15 分钟

借助 FPGA 的硬核浮点 DSP 模块加快设计开发时间

观看此网络广播以获取：

  • 当前浮点实现挑战概述
  • 英特尔硬核浮点 DSP 模块简介
  • 概述如何实现前所未有的 DSP 性能、设计人员工作效率和逻辑效率