DisplayPort 英特尔® Stratix® 10 FPGA IP设计实例用户指南

ID 683887
日期 9/14/2022
Public
文档目录

1. DisplayPort英特尔®FPGA IP设计实例快速入门指南

所作的更新针对于:
Intel® Quartus® Prime设计套件 22.2
IP版本 20.0.1
本翻译版本仅供参考,如果本翻译版本与其英文版本存在差异,则以英文版本为准。某些翻译版本尚未更新对应到最新的英文版本,请参考英文版本以获取最新信息。
英特尔® Stratix® 10 器件的DisplayPort英特尔®FPGA IP设计实例中包括仿真测试台和支持编译和硬件测试的硬件设计。

DisplayPort英特尔®FPGA IP提供如下设计实例:

  • DisplayPort SST TX-only(仅TX)
  • DisplayPort SST RX-only(仅RX)
  • DisplayPort SST parallel loopback with a Pixel Clock Recovery (PCR) module(DisplayPort SST并行还回带有Pixel Clock Recovery (PCR)模块)
  • DisplayPort SST parallel loopback without a PCR module(DisplayPort SST并行环回无PCR 模块)
  • High-bandwidth Digital Content Protection(HDCP,高带宽数字内容保护)over DisplayPort
    注: HDCP功能未包含于 英特尔® Quartus® Prime Pro Edition软件中。要访问HDCP功能,请与英特尔取得联系https://www.intel.com/content/www/us/en/broadcast/products/programmable/applications/connectivity-solutions.html
当您生成一个设计实例时,参数编辑器会自动创建在硬件中对设计进行仿真,编译和测试所需要的文件。
图 1. 开发步骤