示意图审阅服务

分析设计电路图有无瑕疵,并节省电路板的卷边焊接

此项免费的示意图审阅的服务1对象是设计嵌入式系统和应用的特权注册用户。如果您当前还不是特权用户,您可以马上注册

 

作为此项服务的一部分,设计示意图将按照已知的设计准则进行分析,并向您报告任何潜在的问题。

https://edc.intel.com/App_Shared/Pix/zh-cn/Schematic-Review-Diagram_v2.png

为确保示意图得到审阅,您必须提供以下材料:

 

  1. 采用以下格式之一的设计文件:

    a.  Cadence Allegro* 主板/MCM 文件版本 14.x、15.x、16.x(*.BRD 或 *.MCM)

    b.  Cadence Concept* HDL 封装示意图文件版本高至 16.x (pstxref.dat、pstchip.dat pstxprt.dat)

    c.  Cadence OrCAD* Capture 示意图文件版本 9.2、10.x 或 16.x(不分级: *.EDF,分级: pstxprt.dat、pstchip.dat 和 pstxnet.dat)

    d.  Mentor Expedition* Exported EDIF 示意图文件版本 16.x(*.EDF)

    e.  Zuken Design Gateway* Exported EDIF 示意图文件版本 8.000、8.010(*.EDF,[不支持 8.000 和 2012.100 之间的版本])

    f.  Zuken Design Gateway* Exported ISCF 示意图文件版本 2012.100 或更新版本 (*.ISCF [Preferred Format])

    g.  Zuken System Designer* Exported EDIF 示意图文件版本 13.0(*.EDF [不支持 13.0 和 15.0 之间的版本])

    h.  Zuken System Designer* Exported ISCF 示意图文件版本 15.0 或更新版本 (*.ISCF [Preferred Format])

    i.  Mentor Expedition* Exported EDIF 示意图文件版本 EE2007.x(*.EDF 或 *.HKP)
    注: 确保在从 Design Capture 或 Design View 提供 Mentor .EDF 文件的情况下已选中“生成 EDIF 扁平网表”选项。对于 DxDesigner,使用 Schematic EDIF Generation(示意图生成器)。示意图生成器所需的许可证(可选)(220524 EDIF 200 Graphics I/F Op SW)。Design Capture 也可使用示意图生成器。

     

  2. PDF 格式、可搜索并带有 x-y 坐标和离页引用的示意图

    a.  必须与关联的示意图文件相对应

    b.  使用的处理器和芯片组针封装网名需与在相应的数据表中列出的网名相同。如果网名不相同,请使用与数据表相同的网名提交一份电子数据表。(作为一种选择,请提供待机、继续、始终在线电压网的网名列表)。

     

  3. 示意图设计的高层次结构图
    (单独的可选文档: 可包括在上述 2 要求的示意图文件中。)

    a.  正在使用平台名称和处理器

    b.  每块的页码引用与示意图页相对应

我们还建议为相应的参考指定者提供英特尔设备名称列表(用于主要英特尔组件设计)和不上件/未安置/未固定组件列表,以及接口配置说明,例如显示器操作模式等。

 

英特尔将尽一切努力在您提交所有材料之日起五个工作日内为您提供最终报告(通常可在更短时间内完成报告)。

 

立即请求 >

更多信息

联系我们

请求设计帮助 >

加入技术社区 >

查看联系选项 >

注册后即可接收时事通讯 >

聊天可用的嵌入式专业知识。

英语服务:周一到周五或通过邮件发送您的问题

产品和性能信息

open

1. 此项服务并不取代客户的内部示意图审阅,也不能代替设计培训或对基本英特尔® 架构的知识。虽然英特尔已努力找出设计中的潜在问题,此项设计的成功与否仍是客户的责任。来自英特尔的示意图审阅结果是基于英特尔的经验和知识得出;采用与否由客户决定。每家公司各自对其设计的适用性负最终责任,并对其产品的质量自行负责。英特尔不保证英特尔审阅者会找到设计中的所有缺陷;也不保证该设计会按客户的需求工作。英特尔对此项审阅对客户项目计划的影响也不承担任何责任。